Neues Schaltkreisdesign erhöht Chip-Performance
Der anhaltende Trend zur Verkleinerung elektronischer Schaltkreise führt mehr und mehr zu unerwünschten Wechselwirkungen zwischen Chipleiterbahnen und damit zur Leistungsreduktion von Chipschaltkreisen.
Forscher der Universität Perdue entwickelten jetzt ein neues Chipdesign, das Interferenzen zwischen den Leiterbahnen beseitigt.
Der in Leiterbahnen konventioneller Chips oft gegenläufig transportierte Strom verläuft im neuen Schaltkreisdesign parallel und reduziert damit deutlich leistungsmindernde Interferenzen.
Die zwei Problembereiche konventioneller Chiparchitektur
Im Gegensatz zu konventioneller Chiparchitektur berücksichtigt
die neue Methode die zwei Hauptursachen für auftretende Störungen
und Interferenzen. Die erste liegt in der Überlappung der dünnen
Strom leitenden Linien aus Metall. Zweitens in der Tatsache, dass in
zwei parallel verlaufenden Leiterbahnen der Strom meistens
gegenläufig geleitet wird. Beide Faktoren erhöhen den Grad der
ungewollten Speicherung elektrischen Stromes im isolierenden
Material zwischen den Leiterbahnen.
Original Press Release der Universität PerdueReduzierte Performance
"Der durch Interferenzen im isolierenden Material gespeicherte Strom reduziert die Performance der Schaltkreise und damit des ganzen Systems.
Das kann auch zum Zusammenbruch des ganzen Schaltkreises führen", verdeutlicht Kaushik Roy, Associate Professor für Computer Engineering an der Universität Perdue.
Das neue Design der Schaltkreise
Das neue Schlatkreisdesign reduziert die Entstehung von
elektrischem Strom in den isolierenden Materialien siginifikant. Die
neuen Schaltkreise sind so konstruiert, dass elektrischer Strom in
benachbarten Leiterbahnen parallel geleitet wird. "Diese Architektur
der Schaltkreise orientiert sich an der Fließrichtung des
elektrischen Stromes", beschreibt Kaushik Roy, "konventionelle
Architekturen tun das nicht." Außerdem wurde der Überlappungsgrad
der leitenden Bahnen stark reduziert.
Forschungsschwerpunkte der School of Electrical and Computer EngineeringDer neue Ansatz wäre für "vorhersagbares Design zukünftiger Schaltkreise mit Features in milliardstel Meter Größe auf einem Quadratzentimeter sehr nützlich", so Roy.
"Er würde die Entwicklung eines Designs mit höherer Performance und geringeren Ausfällen von vornherein erlauben."
School of Electrical and Computer Engineering der Perdue Universität