Fujitsu stapelt acht Chips in 2-mm-Paket

Fujitsu Microelectronics Europe hat ein hoch integriertes Multi-Chip-Package [MCP] entwickelt, in das sich bis zu acht Chips stapeln lassen. Basis für die Entwicklung ist ein neues Verfahren im Thin-Chip-Processing.

Thin-Chip-Processing ist eine Wafer-Verarbeitungstechnik, mit der sich Chips auf einen Dicke von 0,025 Millimeter herunterpolieren lassen. Und das ohne chemische Hilfsmittel, wie Fujitsu betont.

Resultate davon sind kürzere Fertigungszyklen, geringere Gerätekosten und weniger Umweltschäden. Zum Stapeln der Chips kommt das so genannte Multi-Stacked Packaging zum Einsatz.

In bestehende Multi-Chip-Packages [MCPs] von Fujitsu lassen sich laut Hersteller bislang vier Chips innerhalb einer Gehäusehöhe von 1,6 Millimetern integrieren. Mit der neuen Wafer-Politur sind MCPs mit bis zu sechs übereinander gestapelten Chips möglich. Kombiniert mit einer verbesserten Packaging-Technik dürfen es sogar bis zu acht Chips übereinander auf einem einzigen MCP sein. Die Gehäusehöhe beträgt dabei lediglich zwei Millimeter.

Fujitsu Microelectronics

Kleiner und kompakter

Zum Stapeln der Leiterplatten mit aufmontierten Chips kommen bleifreie Lötpunkte zum Einsatz, welche die elektrischen Verbindungen der Packages zur Leiterplatte herstellen. Die Funktion dieser Packages ist laut Fujitsu Microelectronics identisch mit der eines einzigen Gehäuses.

Die neue Technik ermögliche kleinere, dünnere, höher integrierte LSI-Gehäuse mit höherem Fassungsvermögen. Damit seien etwa Chip-Scale-Packages [CSPs] und MCPs möglich, die in Mobiltelefonen, digitalen Audio-,Videogeräten, IC-Karten und kompakten Festplattenlaufwerken eingesetzt werden.