Leiterbahn auf 40 Nanometer geschrumpft
Infineon-Forschern ist es gelungen, die Leiterbahnen zur Verbindung von Transistoren auf einem Chip auf bis zu 40 Nanometer zu verkleinern.
Infineons schmalste untersuchte Leiterbahnen mit 40 nm entsprechen in etwa dem tausendstel Durchmesser eines Haares.
Die Belichtungsgeräte in aktuellen Chip-Fabriken erlauben allerdings standardmäßig noch nicht die Erzeugung von Strukturgrößen unter 100 nm. Für kleinere Strukturen wie die 40-nm-Leiterbahnen aus Kupfer bedient sich Infineon der "Spacer"-Technik: Dabei werden zunächst aktuelle Lithografiegeräte für die Belichtungen zum Einsatz gebracht. Im Fertigungsprozess werden dann die erzeugten Grabenstrukturen in den Schichten auf den Silizium-Scheiben nachträglich durch chemische Prozesse verengt. So lassen sich mit Standard-Lithografiesystemen bereits heute Strukturen erzeugen, die in den Chip-Generationen von morgen auftreten werden - wenn auch in größerem Abstand voneinander.
InfineonGequältes Kupfer
Infineons Kupfer-Nanoleitungen mussten in den Labors "strenge elektrische Anforderungen" erfüllen. So wurden nach Unternehmensangaben für die Bewertung und Beurteilung der Kupfer-Nanoleitungen dieselben Maßstäbe angelegt wie bei den heutigen Strukturgrößen.
Die Infineon-Forscher "quälten" die Kupfer-Nanoleitungen in ihren Versuchen mit hohen Stromdichten und Temperaturen. Mit standardisierten Testmethoden hat Infineon eine Lebensdauer [unter normalen Betriebsbedingungen] von etwa 100 Jahren für diese Leiterbahnen ermittelt.